[#24] New language: Verilog
This commit is contained in:
parent
f3af583d1c
commit
b9eb65bc00
|
@ -2891,6 +2891,21 @@ BA 64 CR 1/2 TR 1 CH 1 NT C 3+1/5 voff=0
|
||||||
|
|
||||||
BA 67 CR 7/10 TR 1 CH 16 End of track
|
BA 67 CR 7/10 TR 1 CH 16 End of track
|
||||||
`
|
`
|
||||||
|
},
|
||||||
|
verilog: {
|
||||||
|
aliases: ["systemverilog", "iverilog", "v"],
|
||||||
|
name: "Verilog",
|
||||||
|
main: "main.v",
|
||||||
|
compile: "iverilog main.v -o main",
|
||||||
|
run: "./main",
|
||||||
|
template: `module main;
|
||||||
|
|
||||||
|
initial begin
|
||||||
|
$display("Hello, world!");
|
||||||
|
end
|
||||||
|
|
||||||
|
endmodule
|
||||||
|
`,
|
||||||
},
|
},
|
||||||
vim: {
|
vim: {
|
||||||
aliases: ["viml", "vimscript"],
|
aliases: ["viml", "vimscript"],
|
||||||
|
|
|
@ -66,6 +66,9 @@ unlambda
|
||||||
# Vala
|
# Vala
|
||||||
valac
|
valac
|
||||||
|
|
||||||
|
# Verilog
|
||||||
|
iverilog
|
||||||
|
|
||||||
# Vimscript
|
# Vimscript
|
||||||
vim
|
vim
|
||||||
|
|
||||||
|
|
Loading…
Reference in New Issue